設計自動化會議 (Design Automation Conference：DAC) 最近在舊金山舉行。在演講中，涵蓋了廣泛的領域——例如，設計自動化算法領先技術、商業 EDA 工具的新功能、技術和財務趨勢和預測以及行業標準活動。

近年來，DAC 組委會將傳統算法/工具的重點擴展到新穎的 IP、SoC 和系統設計技術和方法。Design and IP Track 中的演講深入探討了團隊如何解決新硅和封裝技術帶來的日益增加的復雜性，以及確保滿足對可靠性、安全性和安全性的更嚴格要求。

下面附上一份來自筆者對 DAC 的印象盤點。其中提到，機器學習 (ML) 技術對芯片設計的性質和 EDA 工具本身的影響越來越大，這可能不足爲奇。基於雲計算資源的影響在趨勢演示中也很普遍。

以下是筆者總結的10 大要點：

(10)系統公司和EDA要求

幾場與趨勢相關的演講強調了超大規模數據中心和系統公司在內部加強SoC 設計團隊方面的投資——例如谷歌、Meta、微軟、亞馬遜等。小組討論會詢問這些公司的代表——“你需要從 EDA獲得什么？” 。他們的回答可以用四個詞來概括：“更大、更快的仿真系統”。

（順便說一句，他們談到了一個相當驚人的財務預測是，“所有 EDA 收入的 50% 最終將來自系統公司。”）

(9) 特定領域的架構

他們預期，無晶圓廠、IDM 和系統廠的IC 設計人員將越來越多地尋求通過將“特定領域架構”作爲 SoC 和/或封裝集成的一部分來使他們的產品與衆不同。正如稍後將要討論的，無論是追求數據中心訓練還是數據中心/邊緣推理，ML 機會對產品功能的影響都是 DSA 設計的關鍵驅動因素。

反對 DSA 設計的論點是 ML 網絡拓撲繼續快速發展（參見 (6)）。對於數據中心應用，通用可編程引擎，例如具有豐富指令集架構的GPGPU/CPU，可以提供更大的靈活性以快速適應新的網絡類型。一位主旨發言人提供了以下觀點： 

“

這是計算的能源成本與數據移動之間的權衡。如果通用 (GPU) 架構可以爲復雜數據類型執行能耗密集型 MAC 計算，那么數據移動的相對成本就會降低，也意味着無需專門的硬件。

”

(8) 多樣化的設計开始

關於這部分，人們認爲其驅動力的很大一部分來源是基於追求新 IC 設計的行業多樣性。這種想法是，即使一個行業板塊停滯不前，其他板塊無疑也會有所回升。下圖說明了新興細分市場中設計起步的廣度。

由於 EDA 行業增長嚴重依賴設計啓動，因此他們的財務預測非常樂觀。

(7) 過渡到雲端

另一項預測——也許令人喫驚，也許並不令人喫驚——是“50% 的 EDA 計算周期將由雲資源提供”。

演講者的論點是，新的小型設計公司沒有資源或興趣構建內部 IT 基礎設施，並且“對更新的方法和流程更加开放”。

一些 EDA 演示文稿承認需要解決這一趨勢—— “我們必須確保我們工具中的算法最大程度地利用多线程和並行計算方法，以支持基於雲的計算。” 

然而，並不是每個人都相信雲過渡會順利進行。

（6）“EDA許可需要採用SaaS模式”

DAC 主題演講者的一個非常尖銳的論點是 EDA 許可模式與利用雲計算資源的趨勢不一致。他認爲，“EDA 許可證的數量在一個設計項目的整個時間表中只有兩次是正確的（the amount of EDA licenses is right only twice in the overall schedule of a design project）。IT 行業的其他部門已經接受了軟件即服務模型——EDA 公司也需要這樣做。”

下圖說明了“topped watch licensing model”。

在多年許可租賃協議中定期重新混合特定 EDA 產品的許可數量的機會在一定程度上緩解了這個問題。但主旨發言人承認，改變現有的許可財務模型會遇到來自 EDA 公司的相當大的阻力。

(5) 機器學習應用

在今年，有許多關於 ML 特定設計預期增長的演講，包括非常高端的數據中心訓練/推理和低端/邊緣推理。

（a）高端數據中心ML增長

對於在超大規模數據中心運行的機器學習，重點仍然是提高圖像和自然語言處理的分類準確性。一位主旨演講者提醒聽衆：“雖然人工智能概念已經有幾十年的歷史，但我們仍然處於爲這些應用探索機器學習架構的早期階段。GPGPU 硬件對 ML 計算工作負載的適應實際上僅在 10 年前才开始。我們不斷發展新的網絡拓撲、計算算法和反向傳播訓練誤差優化技術。”

下圖突出顯示了過去十年用於圖像分類的神經網絡增長的復雜性，顯示了提高分類精度所需的計算量。

（左軸是“Top 1”分類與標記訓練數據集的匹配精度。繼續關注提高準確性的一個跡象是，如果正確的標籤在“Top 5”預測中，則神經網絡曾經被賦予分類匹配的功勞）

（b）低邊緣/邊緣ML增長

相當多的技術和趨勢演示側重於使用於訓練的 ML 網絡適應邊緣推理的嚴格 PPA 和成本要求。權重和中間網絡節點結果的高精度數據類型可以量化爲更小、更高效的 PPA 表示。

一位演講者用以下場景挑战觀衆。

“

考慮工業物聯網 (IIoT) 應用，在這些應用中，傳感器和傳感器與低成本微控制器相集成，可提供實時監控。在許多情況下，僅僅檢測超過某個閾值的振動、噪音或壓力變化或圖像缺陷是不夠的——有必要將傳感器輸出分類爲特定模式並做出相應響應。這非常適合使用在相應微控制器上運行的小型機器學習引擎。我敢打賭，觀衆中的許多人已經在考慮 IIoT ML 應用程序。

”

(4) HLS與設計師生產力

有幾場演講鼓勵設計團隊採用更高級別的設計抽象和相應的高級綜合，以解決日益增加的 SoC 復雜性。

鼓勵設計人員訪問SystemC.org，了解 SystemC 語言標準定義的最新進展，特別是 SystemC 可綜合子集。

(3) 時钟

在設計團隊面臨的所有挑战中，從衆多 DAC 演示中可以清楚地看出，管理當前 SoC 設計中越來越多的時钟域至關重要。

從架構的角度來看，設置和（完美地）執行時钟域交叉 ( clock domain crossing：CDC) 檢查以確保正確同步至關重要。

從物理實現的角度來看，开發時钟單元布局和互連布线策略以實現延遲目標和觀察偏斜約束（skew constraints）是非常困難的。一篇有見地的論文強調了 PCIe5 IP 宏的（多路復用）時钟管理和分配方面的挑战。

物理綜合流程越來越多地利用時钟到達端點之間的“有用偏差”（useful skew）作爲解決長路徑延遲的另一種優化方法（並且作爲間接好處，分配瞬時开關活動）。

一篇引人注目的 DAC 論文強調了偏移確實有助於關閉“late”時序，但可能會加劇“early”時序路徑，需要更大的延遲緩衝來修復保持路徑（hold paths）。作者描述了一種獨特的方法來確定有用的偏斜實現（skew implementations）的組合，以調整延遲和早期時钟到達端點，以減少保持緩衝（hold buffering），節省功耗和塊面積。

靜態時序分析需要認真注意時钟定義和時序約束——在整個工作條件範圍內進行多模式、多角（multi-corner ）分析的努力成倍增加。一個演講側重於需要關注改進的方法來表徵和分析具有統計變化的時序。在未來，告訴項目管理“設計接近於 n-sigma 時序”將變得更加普遍。

(2) EDA 中的機器學習

有很多演講談到了ML技術是如何影響EDA工具和流程。以下是一些觀察：

（a）ML “inside”

一種方法是將機器學習技術直接整合到工具算法中。這是一個主題演講中發人深省的評論：   “

ML 網絡的訓練需要一個輸入狀態，然後向前計算一個結果。有一個誤差函數作爲優化目標。該函數相對於現有網絡參數的偏導數的反向傳播推動了迭代訓練的改進。EDA 中有類比——考慮單元格放置。

”

主題演講者繼續說道， “

當前布局用於計算由總網絡長度估計、本地布线擁塞和關鍵網絡時序組合而成的結果。目標是優化此（加權）結果計算。這是在單元放置優化算法中使用 ML 技術的理想應用。

” （b）ML “outside”

另一種方法論是在現有 EDA 工具/算法的“外部”應用 ML 技術。例如，塊物理實現是一個迭代過程，從使用早期 RTL 的初始結果到隨後的 RTL 模型發布。此外，物理工程師使用整個流程中提供的各種約束組合對單個模型進行迭代，以評估 QoR 差異。這種在开發周期中積累的物理數據可以作爲 ML 訓練的（特定於設計的）數據集，幫助工程師开發最佳流程。

(1) 功能安全與保障

可能對整個設計和 EDA 行業產生影響的最具挑战性、最具破壞性且最令人興奮的領域是滿足功能安全和安保要求的日益增長的需求。

雖然經常被一起提到，但功能安全和保障有很大不同，據一位 DAC 演示者稱，“甚至可能相互衝突”。

FuSa（for short）是指爲響應系統和/或隨機故障而包含的必要硬件和軟件設計功能。一位演講者強調，基礎設施已經到位，使設計人員能夠通過 ISO 26262 和 IEC 61508 標準結構識別和跟蹤FuSa 功能的定義和驗證，他說： “

我們知道如何通過流和供應鏈傳播 FuSa 數據. 相應地，我們對軟件工具的使用充滿信心。” 然而，同一小組的一名成員說：“現在的挑战是建立專業知識以了解在何處以及如何插入 FuSa 特徵。您如何確保系統在遇到隨機故障時能夠正確運行？FuSa 作爲一門工程學科，我們仍處於起步階段。

” EDA 行業通過提供特定產品來協助 ISO 26262 數據依賴性管理和可追溯性，對 FuSA 开發日益重要的重要性做出了回應。

安全問題在整個行業中不斷出現。簡而言之，電子系統的安全性包括：旁道攻擊（例如，敵手監聽發射） 惡意硬件（例如，制造流程中插入的“木馬”） 逆向工程（攻擊者訪問設計數據） 供應鏈中斷（例如，克隆、贗品、重新標記模塊；期望芯片將被識別、驗證和跟蹤）

設計實現流程需要添加安全硬件 IP 以防止這些攻擊“surfaces”。

對我而言，產品 FuSa 和安全要求的影響將對系統設計、IP 开發和 EDA 工具/流程產生普遍影響。